产棱拆解03 | 一台 VR200 到底是怎么组起来的？从“72颗GPU”走进机柜内部
本文 15 节
- 产棱 · 技术拆解 03
- 第一章｜先把一台VR200“拆开”：它到底由什么组成？
- 第二章｜18个Compute Tray：AI机柜真正的“计算基本单元”
- 第三章｜9个NVLink Switch Tray：为什么AI机柜需要第二层基础设施？
- 第四章｜Compute Tray与Switch Tray：到底怎么连？
- 第五章｜为什么“PCB和连接器”突然变得重要？
- 第六章｜无缆化：不是“线缆消失”，而是价值重新分配
- 第七章｜正交背板：为什么必须与VR200 NVL72分开研究？
- 第八章｜把18+9重新放回BOM：钱到底落在哪些物理模块？
- 第九章｜为什么“Tray”可能成为AI服务器研究的新中间层？
- 第十章｜从18+9继续向上游追：产业传导怎么发生？
- 第十一章｜真正值得跟踪的不是“供应商名单”，而是瓶颈变化
- 第十二章｜本篇结论：AI机柜已经从“服务器产品”变成“系统工程”
- 附录｜资料、口径与研究边界
- 产棱｜技术拆解 03
产棱 · 技术拆解 03
一台 VR200 到底是怎么组起来的？
18 个 Compute Tray + 9 个 Switch Tray 深度拆解
物理结构篇｜从“72颗GPU”走进机柜内部
| 本篇核心问题 | 72颗GPU究竟如何从一组芯片，变成一台能够作为统一计算资源运行的AI超级机柜？本篇不重复第一篇的BOM，也不只罗列规格，而是沿着“物理结构→功能→技术约束→产业价值”逐层拆开。 |
图1｜VR200-NVL72核心物理结构：18个Compute Tray + 9个NVLink Switch Tray
第一章｜先把一台VR200“拆开”：它到底由什么组成？
如果只看产品名称，VR200-NVL72很容易被理解成“72颗Rubin GPU组成的高端服务器”。但这个理解会漏掉最重要的部分：72颗GPU只是计算资源，真正把这些资源组织起来的是一整套机柜级计算、互联、供电和散热系统。
从物理层看，核心计算结构可以拆成18个Compute Tray和9个NVLink Switch Tray。Compute Tray承载计算芯片及其配套资源，Switch Tray则承担机柜内部高速GPU互联。
| 物理层级 | 数量 | 核心内容 | 承担的任务 |
| Compute Tray | 18 | Rubin GPU、Vera CPU、HBM/LPDDR、PCB、液冷等 | 计算 |
| NVLink Switch Tray | 9 | NVLink Switch及高速互联PCB | Scale-up互联 |
| 高速连接层 | 机柜级 | 高速板级连接与盲插接口 | 把多个Tray接入统一系统 |
| Power | 机柜级 | PSU、母线、配电结构 | 供电 |
| Cooling | 机柜级 | 冷板、歧管、液路/CDU体系 | 散热 |
| Scale-out Network | 机柜外部 | ConnectX/BlueField等 | 机柜间通信 |
| 产棱拆解方式 | 不要从“公司名单”开始研究。先问：一台机器在物理上由什么模块组成？然后再问每个模块为什么存在、哪里最难、价值最终向哪些上游环节传导。 |
第二章｜18个Compute Tray：AI机柜真正的“计算基本单元”
图2｜Compute Tray是一个模块化计算单元，而不是传统独立服务器
按照72 GPU / 18 Compute Tray计算，每个Tray对应4颗Rubin GPU；按照36颗Vera CPU / 18 Tray计算，每个Tray对应2颗Vera CPU。18个Tray共同构成整柜计算层。
| 模块 | 单Tray口径 | 18 Tray合计 | 研究意义 |
| Rubin GPU | 4颗 | 72颗 | 算力核心 |
| Vera CPU | 2颗 | 36颗 | 主机、控制及数据处理 |
| HBM/LPDDR | 随计算模块集成 | 整柜级 | 决定数据供给 |
| 高速PCB/连接 | Tray级 | 18套 | 决定信号与机械接口 |
| 液冷 | Tray级 | 18套 | 把高功耗转化为可运行热系统 |
2.1 为什么不把18个Tray直接叫成18台服务器？
传统服务器强调节点独立性；rack-scale accelerator强调系统耦合。多个计算模块被设计成一个整体，GPU之间需要极高带宽通信。
- Compute Tray提供局部计算资源。
- Switch Tray提供机柜级GPU互联。
- 高速连接层把模块在物理层真正接起来。
- 供电和液冷保证高功耗状态下持续运行。
- 模块化设计使部署、测试和维护可以围绕Tray展开。
| 核心结论 | Tray之所以值得成为研究单位，是因为它同时连接了芯片、PCB、连接器、液冷、电源、制造、测试和ODM，是AI基础设施产业链的重要中间层。 |
第三章｜9个NVLink Switch Tray：为什么AI机柜需要第二层基础设施？
72颗GPU如果没有高速互联，只是一堆分散的计算资源。AI训练和推理的很多工作负载，需要GPU之间持续交换参数、激活值、梯度和中间结果。因此GPU数量增加以后，通信能力本身就成为系统性能的一部分。
| 项目 | 功能 | 系统作用 | 研究意义 |
| NVLink Switch | GPU间高速交换 | 构成机柜级NVLink fabric | 把GPU组织成统一计算域 |
| NVLink 6 | Scale-up互联 | 连接多个Compute Tray | 通信成为系统性能变量 |
| Switch PCB | 高速信号承载 | 连接Switch与机柜互联层 | 材料/加工/良率重要性提升 |
| Switch Tray | 模块化交换单元 | 集中管理互联资源 | 成为独立研究节点 |
这里最重要的不是“交换芯片值多少钱”，而是Switch层改变了GPU的组织方式：系统从“多个计算节点”向“一个大型GPU计算域”演化。
| 一个容易忽略的变化 | 当GPU规模从8颗、16颗扩大到72颗，互联网络不再是服务器的附属部件，而开始拥有系统级重要性。 |
第四章｜Compute Tray与Switch Tray：到底怎么连？
图3｜机柜内部Scale-up路径：Compute → 高速物理连接 → Switch → GPU统一域
理解NVL72最关键的地方，是不要把“网络”简单理解成网卡。AI机柜内部至少需要区分两类通信：
- Scale-up：GPU与GPU之间的高速互联，核心是NVLink。
- Scale-out：机柜与机柜之间的通信，涉及ConnectX、BlueField及更上层网络体系。
本篇重点研究Scale-up，因为它直接决定72颗GPU能不能真正作为一个整体工作。
| 产棱判断 | AI算力的性能边界正在从单芯片计算能力，向“计算+通信”的系统效率移动。GPU越多，互联的重要性越高。 |
第五章｜为什么“PCB和连接器”突然变得重要？
因为高速互联最终必须经过物理世界。芯片内部可以有极高带宽，但只要信号从芯片走向PCB、连接器、背板或另一个Tray，损耗、串扰、阻抗、回损、插损、机械公差等问题就会出现。
| 技术约束 | 为什么出现 | 产业传导方向 |
| 高速SerDes | 速率越高，通道损耗越敏感 | 低损耗CCL→高端铜箔→高速PCB |
| 信号完整性 | 通道越长、连接越多，眼图裕量越小 | 材料→板材→加工→测试 |
| 盲插连接 | Tray需要快速装卸 | 高速连接器→端子→电镀→精密制造 |
| 高功耗 | GPU集中产生巨大热量 | 液冷→冷板→歧管→CDU |
| 高电流 | MW级机柜供电 | PSU→母线→配电→连接 |
| 可靠性 | AI Factory强调持续运行 | 制造良率→测试→运维 |
| 产棱技术拆解 | 不是停留在“用了某种PCB”，而是继续追问“为什么必须用这种PCB？它解决什么约束？这一约束是否会随下一代GPU继续放大？” |
第六章｜无缆化：不是“线缆消失”，而是价值重新分配
Vera Rubin进一步强调更高集成度的模块化设计，通过板级互联和高速接口组织机柜内部连接。无缆化真正值得研究的不是少了多少根线，而是连接价值从哪里转移到了哪里。
| 传统方式 | 更高集成度方式 | 产业变化 |
| 大量高速铜缆 | 板级互联 + 高速连接器 | 连接路径板级化 |
| 人工布线/整理 | 模块化盲插 | 装配复杂度下降 |
| 线缆占据机械空间 | 高速PCB走线 | 空间重新分配 |
| 线缆维护 | 模块化Tray维护 | 维护逻辑改变 |
- 高速PCB的层数、材料和损耗控制重要性提升。
- 高速连接器的重要性提升。
- CCL、铜箔、背钻、阻抗控制等工艺的重要性提升。
- PCB制造良率成为系统级变量。
- 机械设计和高速电气设计开始深度耦合。
| 产棱价值迁移 | 线缆减少 ≠ 互联价值减少。连接只是从“线缆组件”向“PCB + 连接器 + 材料 + 制造工艺”重新分配。 |
第七章｜正交背板：为什么必须与VR200 NVL72分开研究？
这是本系列特别需要做的技术边界。市场上经常把Vera Rubin NVL72的PCB midplane，以及后续Rubin Ultra/Kyber讨论中的Orthogonal Backplane混成一个概念。它们存在架构演进关系，但不能直接画等号。
| 维度 | VR200 / NVL72 | 后续Kyber / Rubin Ultra方向 |
| 核心目标 | 模块化、高集成度互联 | 更大规模GPU域的正交互联 |
| 关键结构 | PCB midplane + 高速接口 | Orthogonal Backplane |
| 研究重点 | Tray连接与系统模块化 | 超高层PCB、材料、良率、连接器 |
| 本篇处理方式 | 按当前公开架构讨论 | 另设专题深入拆解 |
| 产棱标准：事实分层 | 已经公开确认的产品结构、下一代架构方向、供应链推测必须分开。技术拆解越详细，越要避免把后续产品参数倒灌到当前产品。 |
第八章｜把18+9重新放回BOM：钱到底落在哪些物理模块？
| 物理模块 | 主要价值 | 价值集中点 | 向上游传导 |
| 18×Compute Tray | GPU/HBM/CPU/PCB/冷却 | 算力+内存 | 先进封装、HBM、PCB、液冷 |
| 9×Switch Tray | Switch+PCB | 高速互联 | 交换芯片、高速板材、连接器 |
| 高速连接层 | 高速PCB+连接器 | 信号与机械接口 | CCL、铜箔、PCB、连接器 |
| Power | PSU/母线/配电 | 高功率供电 | 电源模块、功率器件、铜材 |
| Cooling | 冷板/歧管/CDU体系 | 高热流密度 | 液冷、快接、泵、CDU |
| Rack integration | 结构/装配/测试 | 系统集成 | ODM、测试、制造 |
第一篇回答“780万美元主要花在哪里”；第三篇进一步回答“这些价值分别位于机柜的什么位置”。只有完成物理定位，产业链研究才能继续向上游追踪。
图4｜一颗GPU的价值会沿着通信、信号、供电、散热继续向机柜基础设施传导
第九章｜为什么“Tray”可能成为AI服务器研究的新中间层？
传统研究习惯是“芯片→服务器→数据中心”。但AI机柜规模化以后，芯片与整机之间出现了一个越来越重要的系统模块层：Tray。
- 芯片在Tray内完成物理集成。
- 高速信号在Tray边界与机柜级结构之间完成连接。
- 液冷和供电在Tray级与机柜级之间耦合。
- Tray是生产、测试、维修、替换的重要单元。
- 供应商价值可以沿Tray的物理节点逐层映射。
| 研究方法升级 | 以后研究一家PCB、连接器、液冷或服务器ODM企业，不应该只问“它是不是NVIDIA供应商”，而要问“它进入哪个Tray？承担什么功能？解决哪个瓶颈？这一瓶颈是否正在扩大？” |
第十章｜从18+9继续向上游追：产业传导怎么发生？
| 机柜节点 | 技术约束 | 上游产业链 |
| Rubin GPU | 算力与先进封装 | 晶圆→封装→ABF→HBM |
| HBM4 | 带宽与容量 | DRAM→TSV→先进封装→测试 |
| Compute PCB | 高速信号+高密度 | CCL→铜箔→PCB→高阶制造 |
| Switch PCB | 极高速互联 | 低损耗材料→高层板→连接器 |
| 高速连接层 | 多通道高速连接 | CCL→铜箔→PCB→高速连接器 |
| Power | MW级供电 | PSU→功率半导体→磁性器件→铜材 |
| Cooling | 高热流密度 | 冷板→快接→歧管→CDU |
| Rack integration | 规模化部署 | ODM→测试→系统集成 |
每一个物理节点，都可以继续向上游拆成“技术约束→材料→工艺→供应商→订单→产能→价格→利润”。
第十一章｜真正值得跟踪的不是“供应商名单”，而是瓶颈变化
如果未来AI机柜继续提高GPU密度，那么产业链不会平均受益。价值会沿着新的瓶颈重新分配。
| 如果发生…… | 首先受影响的层 | 再向哪里传导 |
| GPU功耗继续上升 | 液冷 | 冷板→快接→CDU→数据中心液路 |
| SerDes速率继续提升 | 高速PCB/连接器 | CCL→铜箔→PCB良率 |
| GPU数量继续增加 | NVLink Switch | 交换芯片→PCB→连接器 |
| 机柜功率继续上升 | 供电 | PSU→母线→配电→数据中心电力 |
| 维护频率提高 | 模块化Tray | ODM→测试→备件→运维 |
| 产棱的核心研究问题 | 不是“谁现在受益”，而是“下一个瓶颈在哪里”。当一个瓶颈被解决，价值就会继续向下一个瓶颈迁移。 |
第十二章｜本篇结论：AI机柜已经从“服务器产品”变成“系统工程”
- VR200-NVL72的核心物理结构可以按18个Compute Tray + 9个NVLink Switch Tray理解。
- 18个Compute Tray承载主要计算资源，是整柜价值的核心层。
- 9个Switch Tray把多个计算模块组织成机柜级NVLink fabric。
- 真正决定72颗GPU能否共同工作的，是计算、互联、PCB、连接器、供电和液冷的整体协同。
- 无缆化的本质是连接方式变化，价值从线缆组件向PCB、连接器、材料和制造工艺重新分配。
- VR200 NVL72的当前公开架构与后续Kyber的特定Orthogonal Backplane规格必须严格区分。
- Tray正在成为连接芯片与整机柜之间的重要研究中间层。
- 未来产业价值不会平均分布，而会沿着新的系统瓶颈继续迁移。
| 产棱最后一句 | 一台AI机柜真正的难点，从来不只是把72颗GPU装进去，而是让72颗GPU能够同时获得足够的带宽、稳定的供电、可控的温度和可靠的物理连接。当算力继续增长，GPU之外的每一个系统约束，都可能成为下一轮产业价值重估的入口。 |
附录｜资料、口径与研究边界
- 核心结构口径：18 Compute Tray + 9 NVLink Switch Tray。
- 互联口径：NVLink 6及公开的Vera Rubin NVL72机柜级互联架构。
- 代际对照：结合GB200/GB300 NVL72结构资料理解高集成度互联的演进。
- BOM口径：沿用产棱技术拆解01中的研究口径；本篇重点转向物理结构。
- 技术边界：不将后续Kyber/Rubin Ultra的特定高层正交背板规格直接认定为VR200-NVL72的既定规格。
- 用途：产业技术研究与价值链分析，不构成投资建议。