技术拆解

从ABF、Build-up到Glass Core、TGV，拆解下一代AI封装底座的物理逻辑 如果把一颗AI GPU比作一座高度复杂的城市，那么晶体管是城市里的建筑，芯片封装是城市的交通系统，而封装基板，则更像连接城市与外部世界的“超级交通枢纽”。 过去几十年，芯片性能不断提高，封装基板也不断变得更复杂。 但进入AI加速器、Chiplet（小芯粒）和HBM（高带宽存储器）时代之后，一个过去并不那么…

一、核心结论 过去几年，AI基础设施的核心矛盾主要集中在“计算能力够不够”。 英伟达等公司不断提高GPU性能，增加GPU数量，再通过高带宽存储器把数据快速送入GPU。 但当AI集群从几千张GPU发展到数万张、几十万张甚至百万张GPU之后，问题发生了变化： 真正限制AI系统扩张的，不再只是GPU本身，而是GPU之间如何传输数据，以及整个系统如何供电和散热。 因此，AI数据中心正在从单纯的“芯片竞争…

一、AI Factory已经不是“很多GPU放在一起” 如果把传统数据中心理解成： 服务器 + 网络 + 存储 + 电力 + 空调 那么AI Factory正在变成完全不同的东西。 它更接近： 一个由数万甚至百万级计算芯片组成，并通过高速互连形成巨大分布式计算系统的“计算工厂”。 这里最重要的变化是： GPU不再独立工作。 一块GPU计算出来的数据，很可能马上需要： → 传给另一块GPU → 传…

AI加速器的下一次架构革命：从Chiplet到Photonic Chiplet——当GPU、HBM与光互连开始成为一个系统 一、真正的变化：GPU正在从“一颗芯片”变成“一个封装系统” 过去理解GPU非常简单： GPU芯片 → HBM → 封装 → PCB → 服务器 GPU负责计算，HBM负责提供数据，PCB负责把GPU连接到外部世界。 但AI计算规模继续扩大以后，这种结构开始出现越来越明显的…

从 GPU封装内部 往外看：HBM、Compute Die、I/O Die、硅光PIC、Laser、ABF、先进封装到底怎么拼成一个系统。 一、核心结论：Optical I/O真正改变的是“GPU的边界” 前面几篇我们一直在追踪一个方向： 传统光模块 → CPO → NPO → Optical I/O 表面上看，是光学器件不断靠近计算芯片。 但从GPU内部看，真正发生的事情其实是： GPU原本只…

一、核心结论：CPO不是终点，而是“光电转换不断前移”的中间阶段 理解 CPO、NPO、Optical I/O，最简单的方法不是记住三个英文缩写，而是观察一个东西： 光电转换的位置，到底离计算芯片有多远？ 传统架构： GPU / CPU ↓ PCB上的高速电连接 ↓ Switch ASIC ↓ PCB高速电连接 ↓ 可插拔光模块 ↓ 光纤 CPO： GPU / CPU ↓ PCB ↓ Switc…

AI Factory六大产业链瓶颈传导地图——GPU、HBM、光通信、PCB/CCL、液冷、电力如何共同构成下一代AI基础设施 一、不要再把AI产业链理解成六条独立赛道 过去研究AI产业链，通常是这样拆： GPU是一条链。 HBM是一条链。 光通信是一条链。 PCB/CCL是一条链。 液冷是一条链。 电力是一条链。 然后分别研究： 市场空间、竞争格局、技术路线、公司份额。 这种研究方式可以知道“…

PIC（光子集成电路）到底是一块什么样的芯片，它内部究竟发生了什么。 一、先给结论：PIC不是“会发光的芯片” 研究硅光，第一件事情就是纠正一个容易产生的误解： 硅光芯片不是简单地用硅代替传统光芯片。 PIC（Photonic Integrated Circuit，光子集成电路）真正做的是： 在一块芯片上，把原本分散在多个光学器件里的功能集成起来。 包括： 光进入芯片 光在芯片里传播 光被调制…

重点不是背器件，而是沿着一条真实的数据路径，把 CPO 光引擎拆到芯片、器件、封装，再看瓶颈如何迁移。 一、核心结论：CPO真正改变的不是“光模块”，而是光电转换的位置 CPO（Co-Packaged Optics，共封装光学）的核心，并不是简单地把传统光模块做得更小。 它真正改变的是： 高速电信号究竟要在PCB上跑多远，才进行“电→光”的转换。 传统架构： Switch ASIC（交换芯片）…

CPO最容易犯的错误就是把一堆名词串起来： ASIC、SerDes、Driver、PIC、Laser、Optical Engine、ABF、PCB…… 看起来完整，但脑子里没有“东西到底怎么走”。 其实你只需要先抓住一个东西： CPO到底在干什么？ 假设： GPU A 要把一大堆数据发送给 GPU B。 数据本来是“电信号”。 但是： 电在很短距离内很好用，跑很远、跑得很快就越来越困难；光则非常…

从 电芯片→光芯片→激光器→光引擎→封装→PCB/CCL→光纤→交换机→AI Factory 完整贯通。 一、核心结论 CPO（Co-Packaged Optics，共封装光学）的本质，并不是把传统光模块换一种封装方式。 它真正改变的是： AI数据中心中“电信号在哪里转换成光信号”的位置。 传统网络架构中： 交换芯片 → PCB高速电走线 → 光模块 → 光纤 高速电信号需要从交换芯片经过PCB…

电子布 → 树脂 → 铜箔 → CCL → 多层板 / 高阶HDI → ABF膜 → ABF基板 但有一个关键点需要先纠正： ABF膜并不是CCL的下游材料，也不是普通PCB多层板继续升级后的一个环节。 它实际上从“硬板PCB材料体系”分叉出去，进入 IC载板 / 先进封装基板 体系。 所以整篇最重要的结构应该是： 玻纤布 + 树脂 + 铜箔 → CCL → PCB → 高多层 / HDI 树脂…

AI 交换机的价值不能只用“交换机台数”衡量。随着 AI 集群从单机、多机柜走向大规模 AI Factory，真正发生变化的是整个高速数据通路：交换芯片的交换容量和 SerDes 速率提升，带动光模块、DSP/光芯片、PCB/CCL、连接器、线缆、散热和供电同步升级。产业利润与供给约束最终会集中到真正限制网络扩张的瓶颈环节。

Scale-up 与 Scale-out 并不是同一种“交换机”在不同规模下的简单变化，而是 AI 集群中两套不同的通信体系。Scale-up 解决的是一个高性能计算域内部的加速器互联问题，目标是让更多 GPU/加速器形成高带宽、低延迟的统一计算域；Scale-out 解决的是计算域之间以及大规模服务器之间的网络扩展问题，目标是把数百、数千乃至更大规模…

研究时间：2026年9月 一、先给出核心结论 如果把 AI 算力竞争继续理解成“谁的 GPU/NPU 更强”，已经不足以解释 2026 年之后的产业变化。 真正的竞争对象已经从： 芯片 → 芯片集群 → AI 超节点 → AI Factory → 超大规模算力网络 发生迁移。 而到了百万级处理器时代，真正决定系统能力的已经不是单颗处理器的 TOPS/FLOPS，而是： 有效AI产出=芯片数量×单…

时间基准：2026年9月 一、核心结论 2026年9月，中国AI基础设施出现了一个非常重要的架构拐点。 9月17日，华为发布Peerium计算架构，提出让 百万级处理器真正成为一台计算机 ；同时发布基于灵衢互联和Hi-ONE近封装光学（NPO）的昇腾960超节点。 按照华为公布的架构： 单个昇腾960超节点最高4096 NPU； 多个超节点可组成最大51.2万卡集群； 通过多轨道拓扑，最大支持1…

当AI服务器的SerDes速率、通道数量和传输距离持续提升，为什么普通PCB材料开始无法满足系统预算？ 核心问题：传输速率提升以后，为什么PCB材料会从“基础耗材”变成决定高速链路能不能跑通的系统变量？ 1. 先给结论 AI服务器对高端覆铜板的需求，本质不是“PCB变贵了”，而是高速互连进入了材料受限阶段。芯片、交换芯片、连接器和PCB工艺把速率不断往上推之后，链路预算中的插损、介质损耗、导体损…

结论：截至2026年9月，美国AI Factory的六条产业链并不处于同一个周期位置。GPU已经从“绝对稀缺”逐渐进入规模化供给；HBM仍然是强约束；光通信处于高速升级+局部上游瓶颈；PCB正在从普通增量进入高端结构性紧张；液冷从渗透率提升进入规模化放量；电力则已经成为整个美国AI Factory扩张的最硬约束之一，而且瓶颈正在从“有没有电”进一步下沉到“变压器、UPS、燃机、并网设备能不能交付…

时间基准：2026年9月。 一个需要先说明的事实：“美国百万GPU”目前更适合作为正在形成的基础设施时代，而不是已经完成的单一项目。公开披露已经出现10GW级AI基础设施、1GW级AI集群、数万GPU跨建筑互联，以及“millions of GPUs”的部署规划。OpenAI在2025年宣布与NVIDIA合作部署至少10GW、对应数百万GPU的下一代基础设施；2026年4月又宣布其Stargat…

核心问题：AI服务器PCB到底比普通服务器PCB难在哪里？《AI高速PCB拆解：为什么AI服务器开始进入“高层、高频、高速”时代？》 这一篇不把PCB理解成“连接芯片的板子”，而把它放回NVLink 6、GPU、NVSwitch和高速连接器组成的完整链路中。随着AI服务器内部互连速率和端口密度提升，PCB承担的任务已经从“把电连通”变成“让高速信号在可控损耗、可控反射、可控串扰和可制造的条件下到…

1. 昇腾960没有BOM口径，但架构信息足够完成产棱式拆解：这一代的瓶颈明确落在访存、光互联、电热三条物理链。 2. 芯片规格"全面翻倍"（2P FP8、288GB、9.6TB/s、40端口、HiF4）只是入口，系统架构才是本体。 3. 5500个Hi-ONE替代4.8万颗800G光模块，是本篇最硬的价值信号：DSP价值被消灭，光模块组装价值萎缩，光引擎与光电封装成为新价值池。 4. NPO与V

核心问题：为什么AI高速互联升级，会把越来越多的工程压力传导到连接器？ 这篇不是连接器产品介绍，而是沿着一条真实高速通道向下拆：速率 → SerDes → PCB → 连接器 → 接触界面 → 机械结构 → 热环境 → 可靠性 → 量产一致性。真正要回答的问题不是“连接器值多少钱”，而是：当NVLink 6把单GPU双向带宽提升到3.6 TB/s之后，物理互连链路里哪些环节开始成为系统上限？ 1…

核心判断：正交无源背板的价值不在于“这块PCB卖多少钱”，而在于它把AI机柜最难控制的一部分高速互连，从大量线缆组件转化成可制造、可验证、可模块化维护的系统级互连平台。

NVLink 6解决的是“单条高速GPU互连”的能力；NVSwitch解决的是“很多条NVLink如何形成一个统一的GPU通信Fabric”。NVIDIA公开资料显示，Rubin平台每颗GPU提供最高3.6 TB/s双向NVLink带宽，Vera Rubin NVL72通过NVLink 6 Switch形成72 GPU全互联拓扑，总聚合带宽达到260 TB/s。

产棱 · 技术拆解 09 NVLink 6 拆解：为什么72颗GPU必须像一颗芯片一样通信？ 从 GPU 内部互连 → NVLink → NVSwitch → NVL72 → 集群通信，拆解 AI 算力从“计算能力”走向“通信能力”的系统性变化。 核心问题 当模型规模不断扩大，单颗 GPU 的算力已经不是唯一约束。真正决定 72 颗 GPU 能否作为一个整体工作的，是 GPU 之间能否以足够高的…

ABF已经不是“封装辅材”，而是AI芯片向高I/O、高带宽、高功耗演进时的关键互连层 ABF的本质不是“某种PCB材料”，而是一种用于高性能封装载板Build-up层的介电材料。它把芯片侧极细的连接，转换成能够继续向封装基板、主板系统传递的多层高密度电气网络。Ajinomoto官方将ABF定位为高性能CPU复杂封装基板的绝缘材料，并强调其用于精密线路的Build-up结构。

产棱｜技术拆解 08 ABF载板拆解：AI GPU越来越大，为什么一块“底板”也开始成为瓶颈？ 从 GPU → 封装 → ABF → 高密度线路 → 信号/电源 → PCB，第一次把“芯片世界”和“板级世界”真正连起来。 产棱核心问题 芯片越做越大、HBM越堆越多、I/O越做越密之后，为什么最后会把压力传导到一块看起来只是“底板”的封装基板？ 一句话结论 ABF不是普通PCB材料，而是先进封装基…

先给结论：CoWoS不是普通封装，而是AI芯片的系统集成层 传统封装主要解决保护、连接和可靠性；AI先进封装正在解决另一个问题：如何把计算Die、HBM、Chiplet和高速I/O组织成一个整体。TSMC公开资料将CoWoS定位为面向HPC和AI的2.5D先进封装平台，可在Interposer上集成多个SoC与HBM。citeturn0search0turn0search1

产棱 · 技术拆解 06 HBM4拆解：为什么AI时代最贵的可能不只是GPU？ 从DRAM Die、TSV、堆叠、Base Die到先进封装，拆开AI Memory的核心价值池 本篇定位：旗舰篇 这不是一篇HBM参数百科，而是一篇“价值量+工程难度+产业瓶颈”拆解。核心问题只有一个：HBM为什么从GPU配套器件，逐渐变成决定AI算力能否真正兑现的系统级瓶颈？本文把HBM4从DRAM裸片一路拆到T…

产棱 · 技术拆解 05 Rubin GPU 拆解：3360亿晶体管之外， 真正决定性能的是什么？ 芯片本体篇｜从GPU Die进入计算、内存、互联与数据移动 本篇定位 不是GPU参数百科，而是沿着“GPU Die → 计算单元 → HBM4 → NVLink 6 → I/O → 功耗 → 系统瓶颈”逐层拆解。核心问题：为什么Rubin必须与HBM4、NVLink 6、先进封装、PCB和液冷共同…

产棱 · 技术拆解 05 光通信形态怎么迭代？可插拔 → LPO → NPO → CPO 高速互联篇｜从 DSP 功耗墙走进引擎贴交换芯片 投放：技术拆解 ｜ 标签：代际演进 ｜ 赛道：光通信 ｜ 笔记时点：2026年9月3日 本篇核心问题 光模块从「可插拔 DSP」走到 LPO、NPO、CPO，到底在拆哪一堵物理墙？本篇不堆公司名单，也不把四种形态写成互替产品线，而是沿「撞墙→拆墙→新墙」拆开…

产棱 · 技术拆解 04 一块计算 Tray 里到底有什么？ 从 Rubin GPU 一直拆到 MLCC 与冷板 单模块深拆篇｜从一颗GPU走进一块AI计算板 本篇核心问题 一块Compute Tray并不是“GPU加一块PCB”。当算力、内存带宽、SerDes速率和功耗同时提升，GPU周围必须形成一个完整的电气、热、机械和高速互联系统。本篇沿着物理层逐项拆解，并把每个约束继续向材料、工艺和产业…

产棱 · 技术拆解 03 一台 VR200 到底是怎么组起来的？ 18 个 Compute Tray + 9 个 Switch Tray 深度拆解 物理结构篇｜从“72颗GPU”走进机柜内部 本篇核心问题 72颗GPU究竟如何从一组芯片，变成一台能够作为统一计算资源运行的AI超级机柜？本篇不重复第一篇的BOM，也不只罗列规格，而是沿着“物理结构→功能→技术约束→产业价值”逐层拆开。 图1｜VR2…

VR200相对GB300发生的是一次系统级价值重排，而不是单纯GPU升级。 GPU仍是第一价值中心，但Memory已经成为第二价值中心。 Memory是本轮最大的结构性增量节点，约162.8万美元的新增价值来自这一模块。 网络的重要性来自GPU规模扩大后的数据移动约束，而不只是交换芯片本身的价格。 正交无源背板本身BOM有限，却改变了机柜内部互联架构，并把复杂度传导至高速PCB、材料和连接器。

第一章｜先拆一台AI机柜：780万美元由什么构成？ 按照本文采用的拆解口径，VR200-NVL72单柜BOM约780.3万美元，较GB300-NVL72约399.5万美元增加约380.8万美元，增幅约95%。第一眼看，这是AI算力成本翻倍；第二眼看，则是整机柜内部价值结构发生了变化。

NVIDIA Vera Rubin平台（VR200-NVL72）单柜BOM约780.3万美元，较上一代GB300-NVL72（约399.5万美元）提升约95%。但真正的变化不是"更贵的GPU"，而是价值结构的系统性重构：GPU占比从65%降至51%，存储（HBM4+LPDDR5X+3D-NAND）占比从约9%跃升至25.7%，成为最大增量来源；高速互联从"铜缆主导"向"PCB+高速连接器+正交背板