产棱拆解04 |一块计算 Tray 里到底有什么?从 Rubin GPU 一直拆到 MLCC 与冷板
本文 15 节
- 产棱 · 技术拆解 04
- 第一章|先定义:什么是Compute Tray?
- 第二章|第一层:Rubin GPU——所有约束的起点
- 第三章|第二层:HBM4——GPU为什么越来越依赖“贴身内存”?
- 第四章|第三层:Vera CPU + LPDDR5X——为什么AI机柜仍然需要CPU?
- 第五章|第四层:高速PCB——真正把芯片连接起来的“物理神经系统”
- 第六章|第五层:MLCC——最不起眼,却承担电源稳定性
- 第七章|第六层:冷板——算力最终都会变成热
- 第八章|把一块Compute Tray看成一个“微型数据中心”
- 第九章|为什么GPU升级最终会带动PCB、连接器和液冷?
- 第十章|Compute Tray的BOM,不能只按金额排序
- 第十一章|从一块Tray向上游继续拆:产棱产业传导图
- 第十二章|本篇结论:一块Tray,就是一条浓缩的AI硬件产业链
- 附录|研究口径与边界
- 产棱|技术拆解 04
产棱 · 技术拆解 04
单模块深拆篇|从一颗GPU走进一块AI计算板
| 本篇核心问题 | 一块Compute Tray并不是“GPU加一块PCB”。当算力、内存带宽、SerDes速率和功耗同时提升,GPU周围必须形成一个完整的电气、热、机械和高速互联系统。本篇沿着物理层逐项拆解,并把每个约束继续向材料、工艺和产业链传导。 |

图1|Compute Tray的系统构成
第一章|先定义:什么是Compute Tray?
在NVL72这样的rack-scale accelerator中,Compute Tray是连接“芯片”和“整机柜”的关键中间层。按照本系列前文采用的结构口径,18个Compute Tray共同承载72颗Rubin GPU与36颗Vera CPU,因此平均每个Tray对应4颗GPU与2颗CPU。
| 层级 | 单Tray | 18 Tray | 作用 |
| Rubin GPU | 4颗 | 72颗 | 核心计算 |
| Vera CPU | 2颗 | 36颗 | 主机/控制与协同计算 |
| HBM4 | 随GPU集成 | 整柜级 | 提供高带宽内存 |
| LPDDR5X | 随CPU | 整柜级 | CPU内存 |
| 高速PCB | 1套 | 18套 | 承载电气连接 |
| MLCC/电源网络 | 板级 | 18套 | 去耦与电源完整性 |
| 液冷冷板 | 板级/模块级 | 18套 | 带走热量 |
| 产棱定义 | 研究Compute Tray的意义,在于它把GPU、内存、PCB、连接器、供电、液冷和制造测试放进了同一个物理单元。产业链研究从“芯片供应商”进入“系统约束”,也从这里开始。 |
第二章|第一层:Rubin GPU——所有约束的起点
GPU是Compute Tray价值量最高的单一器件,但对产业研究而言,更重要的是GPU本身并不是终点。GPU性能越强,周围的内存、供电、散热和高速互联要求越高。
| GPU带来的变化 | 直接影响 | 进一步传导 |
| 计算能力提升 | 供电功率增加 | PSU/VRM/MLCC |
| 显存带宽提升 | HBM数量与速率提高 | HBM/先进封装 |
| 互联速率提升 | SerDes通道更敏感 | PCB/CCL/铜箔/连接器 |
| 功耗密度提升 | 热流密度上升 | 冷板/液冷/CDU |
| 芯片尺寸/封装复杂度提升 | 基板与制造难度提升 | ABF/封装/测试 |
因此,GPU升级并不是单点升级,而是一个系统升级的触发器。
| 关键判断 | 研究AI硬件不能只看“GPU卖得多不多”,还要看GPU升级把哪些外围环节变成了新的瓶颈。 |
第三章|第二层:HBM4——GPU为什么越来越依赖“贴身内存”?
AI计算中,算力只是一个维度。模型参数和中间数据需要持续被供给给计算单元,内存带宽因此成为系统性能的重要约束。HBM通过先进封装与GPU形成紧密耦合,使高带宽内存成为AI加速器的重要组成。
- HBM不是普通DIMM,而是与GPU封装高度耦合的高带宽内存体系。
- HBM容量、带宽和堆叠层数变化,会直接影响封装复杂度。
- HBM需求增长会继续向DRAM晶圆、TSV、封装、测试和先进基板传导。
- HBM越靠近GPU,封装与散热越成为系统工程问题。
3.1 HBM为什么会成为Compute Tray价值量的重要部分?
因为AI计算已经从“CPU负责大部分通用计算、GPU负责加速”转向大规模加速计算。GPU需要持续读取大量数据,计算单元越强,数据供给能力的重要性越高。于是,GPU和HBM逐渐成为一个共同的计算单元。
| 价值迁移 | GPU算力提升 → 数据供给要求提升 → HBM带宽/容量提升 → 先进封装与测试复杂度提升。 |
第四章|第三层:Vera CPU + LPDDR5X——为什么AI机柜仍然需要CPU?
GPU负责大规模并行计算,但一台完整的AI计算系统仍然需要CPU承担系统控制、数据处理、任务调度以及与其他系统资源协同的工作。Vera CPU因此构成Compute Tray的另一条计算路径。
| 组件 | 主要任务 | 与GPU关系 | 研究关注点 |
| Vera CPU | 通用计算/控制 | 协同而非替代 | CPU架构、功耗 |
| LPDDR5X | CPU内存 | 为CPU提供数据 | 容量、带宽、封装 |
| GPU | 并行计算 | 主要加速器 | 算力、HBM、互联 |
从产业链角度看,CPU本身的BOM占比可能远低于GPU,但它并不意味着系统价值低。一个部件的研究价值不等于它的采购金额,还取决于它是否是系统功能不可替代的节点。
第五章|第四层:高速PCB——真正把芯片连接起来的“物理神经系统”

图2|Compute Tray内部:算力、内存、高速信号与供电共同工作
GPU、HBM和CPU之间的电气连接最终必须落到封装、PCB和连接器上。随着高速SerDes速率提升,PCB不再只是“承载元件的绿板”,而成为高速信号通道的一部分。
| PCB问题 | 为什么越来越难 | 对应产业环节 |
| 介质损耗 | 高速信号衰减更明显 | 低损耗CCL |
| 铜箔粗糙度 | 影响高频损耗 | 高端铜箔 |
| 阻抗控制 | 决定信号完整性 | PCB设计/制造 |
| 背钻/通孔 | 减少stub影响 | 高阶PCB工艺 |
| 层数增加 | 路由密度提升 | 高层板制造 |
| 良率 | 高端板复杂度提升 | 设备/材料/制程 |
| 产棱拆解原则 | 看到“高速PCB需求增长”,不能直接跳到供应商名单。先把速率、层数、材料、铜箔、加工和良率拆开,才能知道真正的瓶颈在哪一层。 |
第六章|第五层:MLCC——最不起眼,却承担电源稳定性
MLCC通常不是AI机柜最显眼的器件,却承担关键的去耦和电源完整性功能。GPU负载变化快、瞬态电流大,板级供电网络必须尽量降低电压波动和噪声。
- MLCC用于局部去耦,抑制电源网络中的高频噪声。
- 高性能GPU板卡通常需要大量分布式去耦器件。
- 随着供电电流和频率提升,电源完整性设计的重要性同步提高。
- MLCC数量与规格变化应放在VRM、电源网络和GPU负载变化中理解,而不是单独看需求。
| 研究价值 | MLCC的价值量可能不高,但它属于“系统可靠性节点”。产棱研究需要同时观察高价值器件与关键约束器件。 |
第七章|第六层:冷板——算力最终都会变成热
Compute Tray的另一端是热管理。GPU、HBM、CPU及其供电系统消耗的电能最终大部分转化为热。随着机柜功率持续提升,传统风冷的适用边界被不断推高,液冷逐渐成为高密度AI系统的重要基础设施。
| 热管理节点 | 解决的问题 | 产业链 |
| Cold Plate | 直接接触高热流器件 | 冷板加工/材料 |
| TIM | 降低界面热阻 | 导热材料 |
| Manifold | 分配冷却液 | 歧管/快接 |
| CDU | 热交换与液路管理 | CDU/泵/换热器 |
| 机房液路 | 把热量排出机柜 | 数据中心液冷基础设施 |
这意味着液冷并不是“加一个冷板”这么简单。Compute Tray只是整个液冷系统中的一个节点。
第八章|把一块Compute Tray看成一个“微型数据中心”
当GPU、HBM、CPU、PCB、MLCC、供电和冷板全部被放进同一物理模块后,一块Compute Tray实际上已经具备了一个小型计算节点所需要的大部分核心能力。
| 系统维度 | Tray内部对应模块 | 最终目标 |
| Compute | Rubin GPU + Vera CPU | 算力 |
| Memory | HBM4 + LPDDR5X | 数据供给 |
| Communication | 高速PCB/接口 | 数据交换 |
| Power | VRM/MLCC等 | 稳定供电 |
| Thermal | Cold Plate | 持续运行 |
| Mechanical | Tray结构/盲插 | 快速装配与维护 |

图3|从GPU性能到系统外围:技术压力沿物理链条逐层传导
第九章|为什么GPU升级最终会带动PCB、连接器和液冷?
这是一条非常典型的产业传导链:GPU不是孤立升级,而是对周边系统施加新的约束。
- 算力密度上升 → 单位面积计算能力提高。
- HBM带宽上升 → 封装和内存体系复杂度提高。
- SerDes速率上升 → PCB和连接器的信号损耗问题更加突出。
- GPU功耗上升 → VRM、MLCC和供电系统承压。
- 热流密度上升 → 冷板、歧管和CDU的重要性提高。
- Tray模块化 → 高速盲插连接、机械公差和制造测试的重要性提高。
| 产棱方法论 | 产业链不是一张静态的供应商地图,而是一条由技术约束驱动的价值传导链。GPU升级是起点,外围瓶颈才可能是下一轮价值重估的方向。 |
第十章|Compute Tray的BOM,不能只按金额排序
第一篇已经解决了“整机柜780万美元怎么分布”的问题。本篇进一步说明:即使某个部件BOM占比很低,只要它处于关键系统约束节点,就可能具有较高研究价值。
| 类别 | 典型特征 | 研究价值 |
| GPU/HBM | 金额高、技术核心 | 决定算力与数据供给 |
| CPU/LPDDR | 功能必要 | 决定主机与协同计算 |
| PCB/CCL/铜箔 | 金额中等、约束强 | 决定高速信号 |
| 连接器 | 金额相对低、可靠性高要求 | 决定模块互联 |
| MLCC | 单价低、数量大 | 决定电源完整性 |
| 冷板/液冷 | 系统性强 | 决定高功耗能否持续运行 |
| ABF/先进封装 | 位于芯片与板之间 | 决定封装集成 |
第十一章|从一块Tray向上游继续拆:产棱产业传导图
| 物理节点 | 核心约束 | 继续向上游追踪 |
| Rubin GPU | 先进制程/封装 | 晶圆→先进封装→ABF→测试 |
| HBM4 | 带宽/容量/堆叠 | DRAM→TSV→封装→测试 |
| 高速PCB | 损耗/层数/良率 | CCL→铜箔→PCB→检测 |
| 高速连接器 | 速率/插损/可靠性 | 材料→端子→电镀→精密制造 |
| MLCC | 容量/ESR/可靠性 | 介质材料→粉体→叠层→封装 |
| 冷板 | 热阻/流阻/可靠性 | 材料→精密加工→焊接/钎焊→测试 |
| 液冷快接 | 漏液/寿命/压降 | 精密件→密封→测试 |
| ODM/测试 | 良率/交付 | 组装→测试→验证→规模生产 |
| 下一步研究入口 | 如果某一环节出现缺货、涨价、扩产、工艺升级或良率下降,就可以沿这张表反向定位:它究竟影响了哪一个Compute Tray约束,又会如何向整柜传导。 |
第十二章|本篇结论:一块Tray,就是一条浓缩的AI硬件产业链
- Compute Tray是连接芯片与整机柜的关键中间层。
- Rubin GPU决定算力,但HBM决定数据供给能力,CPU承担系统协同。
- 高速PCB、连接器和封装共同构成高速信号路径。
- MLCC等小器件虽然BOM占比低,却承担电源完整性等关键功能。
- 冷板把高功耗芯片产生的热量纳入机柜级液冷系统。
- GPU升级会把压力同步传导到HBM、PCB、连接器、供电和液冷。
- 因此,AI硬件产业链的价值并不是从GPU向外简单扩散,而是沿着技术约束逐层迁移。
| 产棱结论 | 一块Compute Tray看起来只是机柜中的一个抽屉,但把它真正拆开以后,会发现它已经是一条高度浓缩的AI硬件产业链:算力、内存、高速互联、电源完整性、散热和制造被压缩到同一个物理模块中。下一代AI系统真正的竞争,也将越来越体现为这些系统约束之间的综合平衡。 |
附录|研究口径与边界
- 本文沿用本系列前文VR200-NVL72的研究结构口径:18个Compute Tray、72颗Rubin GPU、36颗Vera CPU。
- 本文重点讨论Compute Tray作为物理模块的功能构成与产业传导,不重复第一篇整柜BOM表。
- 具体芯片、内存容量、封装及供应商参数应以公开资料和后续拆解证据持续校验。
- 本文不将后续Kyber/Rubin Ultra的特定Orthogonal Backplane规格直接倒推为当前VR200-NVL72的确定配置。
- 用途:产业技术研究与价值链分析,不构成投资建议。