技术拆解

从 GPU封装内部 往外看：HBM、Compute Die、I/O Die、硅光PIC、Laser、ABF、先进封装到底怎么拼成一个系统。 一、核心结论：Optical I/O真正改变的是“GPU的边界” 前面几篇我们一直在追踪一个方向： 传统光模块 → CPO → NPO → Optical I/O 表面上看，是光学器件不断靠近计算芯片。 但从GPU内部看，真正发生的事情其实是： GPU原本只…

一、核心结论：CPO不是终点，而是“光电转换不断前移”的中间阶段 理解 CPO、NPO、Optical I/O，最简单的方法不是记住三个英文缩写，而是观察一个东西： 光电转换的位置，到底离计算芯片有多远？ 传统架构： GPU / CPU ↓ PCB上的高速电连接 ↓ Switch ASIC ↓ PCB高速电连接 ↓ 可插拔光模块 ↓ 光纤 CPO： GPU / CPU ↓ PCB ↓ Switc…

PIC（光子集成电路）到底是一块什么样的芯片，它内部究竟发生了什么。 一、先给结论：PIC不是“会发光的芯片” 研究硅光，第一件事情就是纠正一个容易产生的误解： 硅光芯片不是简单地用硅代替传统光芯片。 PIC（Photonic Integrated Circuit，光子集成电路）真正做的是： 在一块芯片上，把原本分散在多个光学器件里的功能集成起来。 包括： 光进入芯片 光在芯片里传播 光被调制…

重点不是背器件，而是沿着一条真实的数据路径，把 CPO 光引擎拆到芯片、器件、封装，再看瓶颈如何迁移。 一、核心结论：CPO真正改变的不是“光模块”，而是光电转换的位置 CPO（Co-Packaged Optics，共封装光学）的核心，并不是简单地把传统光模块做得更小。 它真正改变的是： 高速电信号究竟要在PCB上跑多远，才进行“电→光”的转换。 传统架构： Switch ASIC（交换芯片）…

CPO最容易犯的错误就是把一堆名词串起来： ASIC、SerDes、Driver、PIC、Laser、Optical Engine、ABF、PCB…… 看起来完整，但脑子里没有“东西到底怎么走”。 其实你只需要先抓住一个东西： CPO到底在干什么？ 假设： GPU A 要把一大堆数据发送给 GPU B。 数据本来是“电信号”。 但是： 电在很短距离内很好用，跑很远、跑得很快就越来越困难；光则非常…

从 电芯片→光芯片→激光器→光引擎→封装→PCB/CCL→光纤→交换机→AI Factory 完整贯通。 一、核心结论 CPO（Co-Packaged Optics，共封装光学）的本质，并不是把传统光模块换一种封装方式。 它真正改变的是： AI数据中心中“电信号在哪里转换成光信号”的位置。 传统网络架构中： 交换芯片 → PCB高速电走线 → 光模块 → 光纤 高速电信号需要从交换芯片经过PCB…

AI 交换机的价值不能只用“交换机台数”衡量。随着 AI 集群从单机、多机柜走向大规模 AI Factory，真正发生变化的是整个高速数据通路：交换芯片的交换容量和 SerDes 速率提升，带动光模块、DSP/光芯片、PCB/CCL、连接器、线缆、散热和供电同步升级。产业利润与供给约束最终会集中到真正限制网络扩张的瓶颈环节。

Scale-up 与 Scale-out 并不是同一种“交换机”在不同规模下的简单变化，而是 AI 集群中两套不同的通信体系。Scale-up 解决的是一个高性能计算域内部的加速器互联问题，目标是让更多 GPU/加速器形成高带宽、低延迟的统一计算域；Scale-out 解决的是计算域之间以及大规模服务器之间的网络扩展问题，目标是把数百、数千乃至更大规模…

核心问题：为什么AI高速互联升级，会把越来越多的工程压力传导到连接器？ 这篇不是连接器产品介绍，而是沿着一条真实高速通道向下拆：速率 → SerDes → PCB → 连接器 → 接触界面 → 机械结构 → 热环境 → 可靠性 → 量产一致性。真正要回答的问题不是“连接器值多少钱”，而是：当NVLink 6把单GPU双向带宽提升到3.6 TB/s之后，物理互连链路里哪些环节开始成为系统上限？ 1…

核心判断：正交无源背板的价值不在于“这块PCB卖多少钱”，而在于它把AI机柜最难控制的一部分高速互连，从大量线缆组件转化成可制造、可验证、可模块化维护的系统级互连平台。

NVLink 6解决的是“单条高速GPU互连”的能力；NVSwitch解决的是“很多条NVLink如何形成一个统一的GPU通信Fabric”。NVIDIA公开资料显示，Rubin平台每颗GPU提供最高3.6 TB/s双向NVLink带宽，Vera Rubin NVL72通过NVLink 6 Switch形成72 GPU全互联拓扑，总聚合带宽达到260 TB/s。