产棱 · 技术拆解13|AI高速PCB深度拆解
本文 26 节
- 1. 先给结论:AI服务器PCB真正发生的变化,不是层数增加,而是“物理层任务”变重了
- 2. 为什么GPU越快,PCB反而越重要?
- 3. 第一层:层数——为什么AI服务器开始进入高层PCB?
- 4. 第二层:高速材料——为什么普通FR-4逐渐不够?
- 5. 第三层:铜箔——为什么“铜”也开始讲究表面粗糙度?
- 6. 第四层:阻抗控制——为什么“50Ω/100Ω”不是一个简单数字?
- 7. 第五层:背钻——为什么过孔会成为高速链路的“隐形天线”?
- 8. 第六层:Microvia——为什么高速PCB开始向“垂直空间”布线?
- 9. 第七层:串扰——为什么高速PCB开始像“电磁系统”?
- 10. 第八层:电源完整性——高速PCB为什么不能只研究信号?
- 11. 第九层:热——为什么高层PCB还要面对越来越高的热密度?
- 12. 第十层:大尺寸与高层数——为什么制造良率开始成为核心变量?
- 13. 从NVLink 6反推PCB:芯片带宽为什么会把压力传到板厂?
- 14. 为什么“AI高速PCB”不能简单等同于“高层PCB”?
- 15. PCB价值为什么可能明显提升,但不能简单用“面积”判断?
- 16. AI高速PCB的产业链到底有哪些环节?
- 17. 真正的产业瓶颈:不是“PCB缺不缺”,而是“高速合格产能够不够”
- 18. 为什么材料厂的价值可能先于PCB厂显现?
- 19. 下一阶段:224G SerDes与更高速互连会继续把压力推向PCB
- 20. 光互连会不会最终替代AI高速PCB?
- 21. 产棱瓶颈池:AI高速PCB应该跟踪什么?
- 22. AI高速PCB进入产业链后,价值如何传导?
- 23. 边界:AI高速PCB价格上涨 ≠ PCB产业价值长期提升
- 24. 产棱最终判断
- 25. 附录:本篇关键事实与研究边界
- 参考资料
核心问题:AI服务器PCB到底比普通服务器PCB难在哪里?《AI高速PCB拆解:为什么AI服务器开始进入“高层、高频、高速”时代?》
这一篇不把PCB理解成“连接芯片的板子”,而把它放回NVLink 6、GPU、NVSwitch和高速连接器组成的完整链路中。随着AI服务器内部互连速率和端口密度提升,PCB承担的任务已经从“把电连通”变成“让高速信号在可控损耗、可控反射、可控串扰和可制造的条件下到达接收端”。
NVIDIA公开资料显示,Vera Rubin NVL72采用PCB midplane,使计算Tray实现无缆化、无风扇和模块化;NVLink 6在NVL72中提供每GPU 3.6TB/s双向带宽、整机架260TB/s的GPU互连带宽。这意味着PCB已经不是外围件,而是高速互连架构的一部分。

图1|AI高速PCB的核心变化:从“连接板”进入“高速信号系统”
1. 先给结论:AI服务器PCB真正发生的变化,不是层数增加,而是“物理层任务”变重了
普通PCB最重要的问题是连接、供电、机械可靠性与成本;AI高速PCB则多了一层决定性任务:它必须成为高速SerDes链路的一部分。芯片、连接器、PCB走线、过孔、材料和接收端共同决定最终链路是否有足够的信号裕量。
| 维度 | 普通服务器PCB | AI高速PCB |
| 核心目标 | 可靠连接、供电、一般数据传输 | 高速信号、低损耗、低串扰、可量产 |
| 主要压力 | 层数、尺寸、成本、热 | 速率、损耗、反射、串扰、时延一致性 |
| 材料 | 通用FR-4体系为主 | 低损耗/低Dk-Df/低粗糙度材料占比提升 |
| 工艺 | 常规多层压合、钻孔 | 高层数、精细线路、背钻、微孔、严格阻抗控制 |
| 良率 | 局部缺陷影响板级功能 | 微小偏差可能直接侵蚀高速链路margin |
| 价值判断 | 面积与层数 | 高速能力×良率×认证×有效产能 |
产棱核心判断:AI高速PCB不是“更贵的PCB”,而是芯片高速能力向系统物理层传导后的必然结果。
2. 为什么GPU越快,PCB反而越重要?
芯片端可以不断提高SerDes速率,但信号离开封装后必须经过真实世界的互连介质。理想模型中的“一个高速接口”会被拆成芯片封装、连接器、PCB走线、过孔、背板/中板、另一侧连接器以及接收端。每一个物理结构都会产生插入损耗、回波损耗、串扰、时延偏差和电源噪声。
因此,芯片速率越高,留给PCB的容错空间越小。PCB不再只是“承载芯片”,而是成为高速链路预算中的一段。

图2|一条高速链路必须由芯片、连接器、PCB、过孔和材料共同完成
3. 第一层:层数——为什么AI服务器开始进入高层PCB?
层数增加本身不是技术目标,真正原因是高速互连、供电、接地和信号隔离同时挤占有限的板面积。更多层可以把信号层、电源层、地层进行更细致的分配,使高速差分对拥有连续参考平面,并减少不同网络之间的耦合。
但层数增加也带来压合次数、层间对准、介质厚度控制、钻孔质量和良率压力。层数越高,制造窗口越窄。
| 变量 | 为什么重要 | 对制造的影响 |
| 层数 | 释放布线与电源/地平面 | 压合与对准难度增加 |
| 层间介质厚度 | 决定阻抗与时延 | 厚度均匀性要求提高 |
| 参考平面连续性 | 降低回流路径突变 | 层叠设计更复杂 |
| 板厚 | 影响机械与过孔结构 | 钻孔、镀铜、翘曲压力增加 |
4. 第二层:高速材料——为什么普通FR-4逐渐不够?
高速信号在PCB中的损耗主要来自导体损耗和介质损耗。随着频率和边沿速度提升,材料的介电损耗因子Df、介电常数Dk、铜箔表面粗糙度以及玻纤布结构都会影响传播损耗和阻抗一致性。
因此高速PCB材料的升级并不是单纯“材料更贵”,而是在换取链路预算。Panasonic公开资料显示,MEGTRON 8针对高层高速通信设备,支持800GbE相关应用,并通过低损耗树脂体系、低介电损耗玻纤布和低轮廓铜箔降低传输损耗;其公开资料也明确将AI服务器列为适用场景。

图3|高速材料、铜箔、压合和钻孔最终共同决定信号完整性
5. 第三层:铜箔——为什么“铜”也开始讲究表面粗糙度?
高速信号并不是均匀地流过整个铜截面。频率升高后,趋肤效应使高频电流更多集中在导体表面,因此铜箔表面粗糙度会影响有效传播路径与导体损耗。
这也是为什么高速材料往往同时强调低损耗树脂与低轮廓铜箔。材料升级实际上是“介质损耗+导体损耗”的联合优化,而不是只换一种树脂。
6. 第四层:阻抗控制——为什么“50Ω/100Ω”不是一个简单数字?
高速差分链路常见目标阻抗可以理解为一个设计窗口,而不是板厂最终随意测出的单点数字。线宽、线距、铜厚、介质厚度、Dk、阻焊、参考平面距离等共同决定特性阻抗。任何变量发生变化,都可能改变阻抗。
真正困难的是大批量生产中保持一致性。对于AI服务器,价值并不只是“做出一块合格板”,而是持续做出大量具有相同电气特性的板。
| 工程变量 | 变化会导致什么 | 最终表现 |
| 线宽/线距 | 阻抗变化 | 反射变化 |
| 介质厚度 | 阻抗、时延变化 | lane间差异 |
| 铜厚 | 损耗/阻抗变化 | 链路margin变化 |
| Dk/Df | 时延/介质损耗变化 | 眼图闭合 |
| 铜面粗糙度 | 导体损耗变化 | 插损上升 |
7. 第五层:背钻——为什么过孔会成为高速链路的“隐形天线”?
高速信号穿过PCB层间时需要过孔。若过孔贯穿多层而高速信号只使用其中部分层,未使用的那一段铜柱会形成via stub。stub在高速下会产生额外反射,并形成频率相关的谐振效应。
背钻的本质,就是把不参与信号传输的过孔残段去除,从而缩短stub。它增加制造工序,却换取更好的高速链路完整性。
产棱判断:背钻不是“高级PCB的装饰工艺”,而是高速互连进入更高频段后,为了保住链路预算而付出的制造成本。
8. 第六层:Microvia——为什么高速PCB开始向“垂直空间”布线?
当板面上的水平空间不足时,制造商会利用盲埋孔、激光微孔和build-up结构把布线扩展到垂直方向。其价值不只是“更细”,而是让不同层之间可以更短距离地完成连接,减少不必要的走线长度。
SHINKO公开资料显示,其高密度封装基板采用CO₂/UV激光微孔、stack via、via-on-pad以及半加成工艺,以满足服务器、GPU、CPU、ASIC和FPGA等高密度应用。虽然封装载板与主板PCB不是同一产品,但其工艺趋势说明高速计算硬件正在普遍向更高密度互连演进。citeturn0search7
9. 第七层:串扰——为什么高速PCB开始像“电磁系统”?
当多条高速差分线密集排列时,相邻线路之间会产生电磁耦合。串扰包括近端串扰与远端串扰,其程度与线距、平行长度、参考平面、介质结构、走线层以及信号边沿有关。
AI服务器的问题在于:不仅高速链路数量增加,而且高速链路与电源、时钟、控制信号被塞进更高密度的空间。于是PCB布局从“能不能走通”升级为“能不能在电磁环境中稳定工作”。
10. 第八层:电源完整性——高速PCB为什么不能只研究信号?
GPU和NVSwitch是高功率芯片,高速SerDes又对电源噪声敏感。PDN(Power Delivery Network)中的阻抗、瞬态响应、去耦电容位置以及电源/地平面结构都会影响芯片工作稳定性。
因此AI高速PCB实际上同时承担两套系统:一套是高速信号网络,另一套是高电流低噪声供电网络。二者还会相互耦合。
| 系统 | PCB承担的任务 | 失效表现 |
| 高速信号 | 低损耗、阻抗连续、低串扰 | 眼图闭合、BER升高 |
| 电源 | 低PDN阻抗、低噪声 | 电压跌落、抖动、稳定性下降 |
| 散热 | 铜层/结构辅助导热 | 局部温升 |
| 机械 | 尺寸、刚度、连接器支撑 | 插拔/装配问题 |
11. 第九层:热——为什么高层PCB还要面对越来越高的热密度?
AI服务器功率持续上升后,PCB虽然不是主要热源,但它处在芯片、连接器、电源和冷却系统之间。高温会影响材料参数、铜/介质膨胀、连接可靠性以及长期寿命。
因此高速材料需要同时兼顾低损耗与高温可靠性。Panasonic公开资料对MEGTRON 8强调高玻璃化转变温度、高热分解温度以及高层板可靠性,说明高速材料实际上是“电性能+热性能+可靠性”的综合选择。citeturn0search5
12. 第十层:大尺寸与高层数——为什么制造良率开始成为核心变量?
AI服务器PCB的真正难点不是某一个工艺做不到,而是多个工艺同时达到要求。板越大、层数越高、结构越复杂,任何一个局部尺寸偏差都可能累积到最终装配或高速链路中。
所以“产能”必须重新定义。传统PCB行业看平方米产能;AI高速PCB更应该看“通过完整电气、机械、可靠性验证的高端有效产能”。
高端PCB的有效产能 = 能生产 × 能通过电测 × 能通过可靠性 × 能满足高速链路指标 × 能稳定量产。
13. 从NVLink 6反推PCB:芯片带宽为什么会把压力传到板厂?
NVIDIA公开资料显示,NVLink 6为每GPU提供3.6TB/s双向带宽,NVL72形成260TB/s的整机架all-to-all带宽;NVIDIA同时强调其NVLink 6 Switch采用400G custom SerDes。citeturn1search0turn1search6
这意味着“带宽”不是一个停留在芯片内部的数字。信号最终必须经过封装、连接器、PCB、背板/中板和交换结构。于是芯片速率越高,系统对PCB的损耗、阻抗和串扰要求越高。
| 上游变化 | PCB受到的压力 | 产业变量 |
| SerDes速率↑ | 插损/回损/串扰压力↑ | 低损耗材料 |
| I/O密度↑ | 线路/过孔密度↑ | 高层/HDI/微孔 |
| NVSwitch规模↑ | 链路数量↑ | 高端板有效产能 |
| 功率↑ | PDN与热压力↑ | 铜厚/电源层/散热 |
| 系统模块化↑ | 连接器接口增加 | 连接器+PCB协同设计 |
14. 为什么“AI高速PCB”不能简单等同于“高层PCB”?
高层是结构特征,高速是电气特征。两者经常同时出现,但并不是同一个概念。一个板可以层数很高但高速要求一般;也可以层数并不极端,却承担非常严格的高速SerDes链路。
AI服务器真正的升级,是高层、高密度、高速、低损耗、严格阻抗、背钻和高可靠性逐渐叠加。
15. PCB价值为什么可能明显提升,但不能简单用“面积”判断?
PCB价格通常与面积、层数、材料、工艺复杂度、良率等共同相关。AI服务器带来的价值变化来自单位板的工程复杂度提升,而不仅仅来自用板面积增加。
因此研究PCB产业时,如果只看“每台服务器用了多少平方米”,容易忽略最重要的变量:高速材料、层数、特殊工艺、良率、认证周期和客户结构。
16. AI高速PCB的产业链到底有哪些环节?
| 环节 | 核心能力 | 关键变量 |
| CCL/高频材料 | 低损耗、热稳定 | Dk/Df、铜箔粗糙度、可靠性 |
| 铜箔 | 低粗糙度/均匀性 | 粗糙度、厚度一致性 |
| PCB制造 | 高层、高速、HDI | 层间对准、钻孔、镀铜、良率 |
| 设备 | 激光钻孔、曝光、检测、压合 | 精度、产能、稳定性 |
| 连接器 | 高速接口 | 插损、回损、串扰、寿命 |
| 测试 | 电气与可靠性验证 | 阻抗、TDR、BER、AOI/电测 |
| 整机ODM/OEM | 系统协同设计 | 认证、交付、量产爬坡 |
17. 真正的产业瓶颈:不是“PCB缺不缺”,而是“高速合格产能够不够”

图4|AI高速PCB的瓶颈从普通产能转向高端有效产能
AI服务器放量时,市场容易把所有PCB产能都视为同质。但高速AI板并非普通多层板的简单升级。材料、设备、工艺、良率、客户认证共同构成进入门槛。
因此,研究中应把“名义产能”和“可交付的高端有效产能”分开。
18. 为什么材料厂的价值可能先于PCB厂显现?
当高速链路进入更严格的损耗预算时,材料成为系统性能的一部分。材料如果不能满足Dk/Df、热稳定、铜箔兼容性和可靠性要求,PCB制造端即使工艺成熟,也无法完成系统指标。
这也是为什么高端CCL的客户验证周期和材料认证能力值得长期跟踪。Panasonic的公开产品路线从MEGTRON 8到更高速材料,反映出PCB材料正在随着系统传输速率持续演进。citeturn0search0turn0search6
19. 下一阶段:224G SerDes与更高速互连会继续把压力推向PCB
随着每通道数据率继续提高,传统铜互连的损耗预算进一步收紧。材料、铜箔、连接器、PCB结构和均衡技术需要协同演进。Panasonic已经公开展示面向224Gbps时代的MEGTRON 9相关路线,这说明材料端正在提前为下一代高速互连准备。citeturn0search6
但需要强调:更高速并不意味着PCB马上被光互连替代。短距离、机架内部以及成本敏感的场景仍会存在大量铜互连;光互连更可能从损耗和距离压力最大的链路开始渗透。
20. 光互连会不会最终替代AI高速PCB?
更准确的答案是:光会替代一部分最难的电互连链路,而不是替代PCB。PCB仍然承担供电、控制、低速/中速信号、高速电连接以及机械结构。未来更可能出现“电+光共存”的混合互连。
SHINKO目前已经公开开发带光波导的高密度封装基板,用于CPO方向,说明产业正在尝试把光互连进一步推近芯片与封装层。citeturn0search14
21. 产棱瓶颈池:AI高速PCB应该跟踪什么?
| 变量 | 观察方向 | 为什么重要 |
| NVLink/SerDes速率 | 下一代接口规格 | 决定链路预算 |
| CCL等级 | 低损耗材料渗透 | 决定介质损耗 |
| 铜箔 | 低粗糙度/高频铜箔 | 决定导体损耗 |
| 高层数 | AI服务器板层数与结构 | 决定制造复杂度 |
| 背钻/微孔 | 工艺渗透 | 决定stub与布线能力 |
| 高端良率 | 客户认证后稳定量产 | 决定有效产能 |
| 连接器 | 高速规格与密度 | 决定接口损耗 |
| CPO | 光电共封装进展 | 决定长期铜互连边界 |
22. AI高速PCB进入产业链后,价值如何传导?

图5|从GPU/NVSwitch到PCB材料与制造的价值传导
芯片性能提升本身不会自动创造PCB价值;真正的传导机制是:高速接口数量与速率提升 → 链路损耗预算收紧 → 材料与工艺升级 → 单板复杂度提升 → 高端有效产能成为稀缺资源 → PCB及上游材料、设备的价值量提升。
因此,PCB产业研究不能只问“AI服务器用了多少PCB”,而应该问“每一代AI服务器对PCB提出了什么新工程要求”。
23. 边界:AI高速PCB价格上涨 ≠ PCB产业价值长期提升
价格变化可能来自供需、材料成本、产能利用率或阶段性紧缺。真正具有长期意义的是技术规格是否持续升级、客户认证是否形成壁垒、良率是否提高、单位板价值是否提升,以及高端产能是否持续稀缺。
因此不能把一次价格上涨直接解释成产业逻辑。必须回到技术变量和订单兑现。
24. 产棱最终判断
AI服务器正在把PCB从“连接器件”推向“高速互连基础设施”。
普通PCB的核心是把不同器件可靠地连接起来;AI高速PCB则需要同时完成信号、供电、热、机械和可靠性任务,其中高速信号完整性成为越来越重要的约束。
NVLink 6和NVL72的出现,使这一变化更加清晰:GPU之间的通信已经成为系统级性能变量,而通信最终必须穿过真实的物理互连。于是,PCB、连接器、材料和制造工艺共同承担了芯片高速能力向系统性能兑现的最后一段。
未来真正值得持续跟踪的,不是“PCB是不是AI概念”,而是三个变量:第一,SerDes和系统带宽如何继续提升;第二,高速材料与高端制造能力如何跟进;第三,高端有效产能是否再次成为AI基础设施扩张中的瓶颈。
25. 附录:本篇关键事实与研究边界
| 事实/判断 | 性质 | 来源/边界 |
| NVLink 6:3.6TB/s/GPU,NVL72:260TB/s | 官方规格 | NVIDIA公开资料 |
| NVL72采用PCB midplane,计算Tray无缆化 | 官方架构描述 | NVIDIA技术博客 |
| MEGTRON 8面向高层高速板并支持800GbE相关应用 | 厂商产品资料 | Panasonic |
| SHINKO高密度载板采用微孔/SAP/stack via等工艺 | 厂商产品资料 | SHINKO;封装载板≠主板PCB |
| 224Gbps材料路线 | 厂商路线信息 | Panasonic公开信息 |
| AI高速PCB的高端有效产能是关键变量 | 产棱分析 | 需结合订单、良率、认证和扩产验证 |
研究边界:本文讨论的是AI服务器高速PCB的技术与产业逻辑,不对具体上市公司未来利润、股价或供应份额作确定性判断。具体供应商与订单关系需以客户认证、公开公告和产业链证据持续验证。
参考资料
NVIDIA, NVIDIA Vera Rubin Platform / NVL72 / NVLink 6 official materials, 2026.
NVIDIA Technical Blog, “Inside the NVIDIA Vera Rubin Platform: Six New Chips, One AI Supercomputer”, 2026.
NVIDIA Technical Blog, “NVIDIA Vera Rubin POD: Seven Chips, Five Rack-Scale Systems, One AI Supercomputer”, 2026.
Panasonic Industry, MEGTRON 8 high-performance multilayer circuit board materials.
Panasonic Industry, MEGTRON 9 / 224Gbps related electronic-materials information.
SHINKO Electric Industries, Flip-Chip Package Substrate DLL/DLL3 and optical-waveguide substrate information.