产棱 · 技术拆解06 | HBM4深度拆解
产棱 · 技术拆解 06
HBM4拆解：为什么AI时代最贵的可能不只是GPU？
从DRAM Die、TSV、堆叠、Base Die到先进封装，拆开AI Memory的核心价值池
本文 21 节
- 一、先给结论：HBM正在从“显存”变成AI计算系统的一部分
- 二、HBM到底是什么：不是一颗DRAM，而是一套三维存储系统
- 三、第一层：DRAM Die——HBM价值的硅基础
- 四、第二层：TSV——HBM为什么必须“向上长”
- 五、第三层：堆叠——为什么12-Hi不是简单地“叠12层”
- 六、第四层：Base Die——HBM4真正进入“逻辑+存储”时代
- 七、2048个I/O：HBM4为什么带宽突然变得这么重要
- 八、为什么推理时代HBM的重要性可能更高
- 九、把HBM放回VR200：为什么Memory突然成为第二大价值池
- 十、HBM为什么更容易形成供给瓶颈
- 十一、HBM最核心的产业瓶颈：良率，而不是单纯产能
- 十二、Base Die会成为未来HBM竞争的新战场
- 十三、先进封装：HBM进入GPU价值链的最后一公里
- 十四、HBM如何改变半导体产业的价值分配
- 十五、从HBM到整机柜：Memory已经成为系统级瓶颈
- 十六、HBM真正应该进入“瓶颈池”的变量
- 十七、产棱应该如何持续跟踪HBM
- 十八、一个重要边界：HBM价格 ≠ HBM产业价值
- 十九、最终拆解：一颗HBM4包含多少层产业价值
- 二十、产棱最终判断：AI下一场竞争，可能是“谁能把Memory做成算力”
- 附录｜关键公开数据与来源
| 本篇定位：旗舰篇 | 这不是一篇HBM参数百科，而是一篇“价值量+工程难度+产业瓶颈”拆解。核心问题只有一个：HBM为什么从GPU配套器件，逐渐变成决定AI算力能否真正兑现的系统级瓶颈？本文把HBM4从DRAM裸片一路拆到TSV、12-Hi堆叠、Base Die、先进封装、测试，再回到Rubin GPU与NVL72，最终落到产业价值传导。 |
一、先给结论：HBM正在从“显存”变成AI计算系统的一部分
过去理解GPU服务器，最简单的逻辑是：GPU负责计算，DRAM负责存数据，网络负责通信。这个框架正在失效。
NVIDIA公开资料显示，单颗Rubin GPU最高配置288GB HBM4、22TB/s带宽；72颗GPU组成的Vera Rubin NVL72则拥有20.7TB HBM4和最高约1.58PB/s的GPU内存带宽。〔NVIDIA公开资料〕
更重要的是，NVIDIA在Rubin架构说明中明确指出，decode阶段本质上受到内存子系统约束，实际达到的内存带宽比纸面峰值更重要。长上下文、KV Cache和高并发推理进一步放大这一约束。
| 产棱核心判断 | GPU决定“能算多少”，HBM决定“数据能不能跟上”。当AI计算继续向更高并行度、更长上下文、更高并发发展，Memory不再只是GPU附属BOM，而开始成为计算系统的核心价值池。 |
二、HBM到底是什么：不是一颗DRAM，而是一套三维存储系统
图1｜HBM4物理结构示意：多个DRAM Die通过TSV垂直互连，底部Base Die承担逻辑与接口功能
HBM最容易被误解的地方，是把它看成“一颗更快的DRAM”。实际上，它是一套由DRAM Core Die、TSV、堆叠结构、Base Die、先进封装和最终测试共同构成的三维存储系统。
Micron公开描述的HBM4制造流程包括不同类型硅晶圆、TSV形成、测试筛选、多层DRAM堆叠以及最终测试。这意味着HBM的难点来自多个制造环节的耦合，而不是单一晶圆工艺。
三、第一层：DRAM Die——HBM价值的硅基础
HBM的核心存储单元仍然来自DRAM。HBM并没有改变DRAM阵列本身的基本逻辑，而是重新设计了DRAM的组织、互连和封装方式。
HBM4把接口进一步扩展到2048 I/O。Micron公开的HBM4 12H为36GB、每Pin超过11Gb/s、单堆栈带宽超过2.8TB/s；Samsung公开的HBM4最高达到13Gb/s、单堆栈最高3.3TB/s。
| 产棱观察 | HBM竞争已经不是简单的“谁的DRAM制程更先进”，而是DRAM Die × TSV × Base Die × 堆叠 × 热设计 × 测试良率的综合竞争。 |
四、第二层：TSV——HBM为什么必须“向上长”
传统DDR/GDDR更多采用横向芯片与PCB连接；HBM则把DRAM Die垂直堆起来，并通过TSV让信号直接穿过硅层。
SK hynix公开解释称，HBM通过TSV把固定数量的DRAM层垂直连接到最底部Base Die，TSV可以达到数千级。Base Die再与GPU连接。
- 横向内存：数据需要经过较长PCB/封装走线。
- HBM：数据在封装内部通过极宽接口和垂直互连进入处理器。
- 结果：带宽和I/O密度大幅提升，但封装、热和良率难度同步上升。
五、第三层：堆叠——为什么12-Hi不是简单地“叠12层”
HBM4的主流形态之一是12-high。Micron公开HBM4 12H为36GB；Samsung也提供12层、24–36GB产品，并规划16层、最高48GB。
图2｜HBM良率示意：最终产品良率受到多个制造环节共同约束
层数增加后，问题从二维制造扩展到三维制造：Die厚度、翘曲、对准精度、TSV可靠性、键合强度、热传导和最终测试都会受到影响。
| 产棱核心判断 | HBM最贵的地方之一不是材料本身，而是“高价值硅 + 高复杂度堆叠”共同造成的良率风险。越往高层数走，单个缺陷的经济损失越大。 |
六、第四层：Base Die——HBM4真正进入“逻辑+存储”时代
Base Die位于HBM堆栈底部，是HBM与GPU之间的关键接口层，承担逻辑、接口、电源和数据传输相关功能。
SK hynix公开表示，HBM4的Base Die将采用先进逻辑工艺路线，并与TSMC合作；Samsung的HBM4公开采用4nm级Logic Base Die。这意味着HBM的技术边界开始从存储器制造向“存储器+逻辑芯片”扩展。
| 层级 | 核心功能 | 技术难点 | 价值变化 |
| DRAM Core Die | 存储数据 | 密度、速度、功耗、良率 | 传统存储价值基础 |
| TSV | 垂直互连 | 高纵深比、可靠性 | 先进工艺价值增加 |
| Stack | 多层堆叠 | 对准、键合、翘曲、热 | 良率成为核心变量 |
| Base Die | 逻辑/接口 | 先进逻辑工艺、PHY、PDN | 从Memory向Logic延伸 |
| 封装 | 连接GPU/系统 | 互连、热、可靠性 | 与先进封装深度耦合 |
| 测试 | 筛选最终HBM | 高速、全链路测试 | 决定最终可销售良品率 |
七、2048个I/O：HBM4为什么带宽突然变得这么重要
图3｜单个HBM堆栈带宽与Rubin GPU级HBM总带宽必须分开理解
HBM4最重要的变化之一，是接口宽度从HBM3E时代的1024 I/O扩展到2048 I/O。Samsung明确指出，I/O翻倍同时带来功耗与热集中问题，因此必须同步进行低功耗设计、TSV低电压驱动和PDN优化。
| 指标 | 回答的问题 | 对AI的意义 |
| 容量 | 能装多少数据？ | 模型参数、KV Cache、上下文、并发规模 |
| 带宽 | 每秒搬多少数据？ | 决定计算单元能否持续吃到数据 |
| 延迟 | 一次访问要等多久？ | 影响交互式推理和小粒度访问 |
| 功耗 | 搬数据要耗多少电？ | 决定TCO和散热压力 |
八、为什么推理时代HBM的重要性可能更高
推理尤其是decode阶段，会反复读取模型权重与KV Cache；长上下文、高并发、Agent循环会持续放大内存带宽需求。NVIDIA对Rubin的公开分析明确把decode描述为memory subsystem bound。
| 产棱核心判断 | AI产业正在从“算力不足”走向“算力、内存、互连同时约束”。因此，HBM不是GPU价格表上的普通配件，而是AI算力兑现率的一部分。 |
九、把HBM放回VR200：为什么Memory突然成为第二大价值池
在本系列VR200-NVL72 BOM拆解中，整机柜估算BOM约780.3万美元。按照本系列采用的Morgan Stanley拆解口径，Memory（HBM4+LPDDR5X+3D-NAND）约200.16万美元，占25.7%，同比增幅约435%；其中HBM4约100万美元。
| 项目 | 估算金额 | 占比 | 相对GB300变化 |
| 72×Rubin GPU | $3.96M | 51.0% | +57% |
| HBM4+LPDDR5X+3D-NAND | $2.0016M | 25.7% | +435% |
| 其中HBM4 | 约$1.0M | — | — |
| Networking chips | $576K | 7.4% | +121% |
| PCB | $116.73K | 1.5% | +233% |
真正值得注意的不是HBM“涨价”，而是系统价值结构发生变化：GPU仍是第一价值池，但Memory的增量速度明显更快。AI算力升级带来的新增价值正在大量流向Memory。
十、HBM为什么更容易形成供给瓶颈
图4｜HBM制造链：从DRAM晶圆到最终封装，每一环都可能成为瓶颈
HBM扩产不能简单理解成增加DRAM晶圆。真正需要扩的是一整套能力：高端DRAM、TSV与薄化、堆叠、键合、Base Die、先进封装、测试以及最终与GPU封装的协同。
Micron已公开宣布HBM4 36GB 12H在2026年进入量产发货，并展示48GB 16H样品；Samsung也在2026年宣布HBM4量产。
十一、HBM最核心的产业瓶颈：良率，而不是单纯产能
- DRAM Die良率：决定进入堆叠的合格裸片数量。
- TSV/薄化良率：垂直互连缺陷会影响后续堆叠。
- 堆叠良率：层数越高，整体制造难度越高。
- Base Die良率：先进逻辑工艺把部分先进制程风险引入HBM。
- 最终测试良率：高速接口和整堆叠测试进一步筛选。
- 先进封装协同良率：HBM最终必须与GPU/xPU形成高密度连接。
| 产棱核心判断 | HBM供给紧张时，真正需要跟踪的不是“DRAM有没有扩产”，而是“合格HBM出货量”能不能增长。产业数据应从Wafer Capacity进一步向HBM Good Output迁移。 |
十二、Base Die会成为未来HBM竞争的新战场
HBM4开始出现明显趋势：Base Die不再只是接口层，而逐渐成为可差异化设计的逻辑平台。SK hynix已经公开提出先进逻辑Base Die和Custom HBM方向；Samsung也公开规划Custom HBM。
| 阶段 | HBM竞争核心 | 产业含义 |
| HBM2/2E | 堆叠可行性 | 建立3D DRAM产业链 |
| HBM3/3E | 容量、速度、良率 | 规模化进入AI加速器 |
| HBM4 | 2048 I/O + Base Die + 功耗 | Memory与Logic深度耦合 |
| HBM4E | 更高速度/容量/热管理 | 向系统级优化推进 |
| Custom HBM | 客户定制Base Die/接口 | Memory向半定制逻辑平台演化 |
十三、先进封装：HBM进入GPU价值链的最后一公里
HBM做好后，还必须通过先进封装与GPU/xPU形成高密度连接。典型路径可抽象为GPU/Compute Die + HBM + Interposer/先进封装 + Package Substrate。SK hynix公开描述了HBM4与TSMC CoWoS的协同。
这一步把原本属于存储产业的价值，直接传递到先进封装产业。因此研究HBM不能只看三大存储厂，还必须同时看TSV、封装、基板、设备、材料和测试。
十四、HBM如何改变半导体产业的价值分配
传统服务器更多是Logic主芯片占绝大部分价值，Memory作为配套器件。AI加速器正在改变这一结构。VR200-NVL72估算BOM中GPU约51%，Memory约25.7%，而Memory同比增幅约435%，明显快于GPU。
| 产棱产业传导 | AI算力升级 → GPU计算密度提升 → 数据搬运需求提升 → HBM容量/带宽提升 → DRAM Die需求增加 → TSV/堆叠/测试复杂度提高 → Base Die升级 → 先进封装需求增加 → Memory价值量上升。 |
十五、从HBM到整机柜：Memory已经成为系统级瓶颈
图5｜Vera Rubin NVL72公开内存体系：20.7TB HBM4 + 54TB LPDDR5X
NVIDIA公开的Vera Rubin NVL72已经不是单一HBM系统，而是多层Memory体系：20.7TB HBM4负责GPU近端高带宽存储，54TB LPDDR5X构成更大容量的CPU侧内存体系。
因此未来AI服务器研究不能只问“GPU多少颗”，还要问HBM多少、每GPU多少GB、总带宽多少、LPDDR多少、NAND多少，以及这些Memory之间如何协同。
十六、HBM真正应该进入“瓶颈池”的变量
| 变量 | 观察指标 | 为什么重要 | 异常信号 |
| DRAM供给 | 先进DRAM产能/产品结构 | HBM底层供给基础 | HBM与普通DRAM争产能 |
| HBM良率 | 12H/16H良率、Good Output | 决定真实供给 | 名义产能增长但出货不增 |
| TSV | 产能、缺陷率、设备利用率 | 决定堆叠能力 | 层数升级但良率下降 |
| 堆叠/键合 | 设备产能、UPH、良率 | HBM扩产关键瓶颈 | 订单增加但交付不增 |
| Base Die | 先进逻辑产能、定制 | 新价值来源 | 复杂度上升 |
| 先进封装 | CoWoS等产能 | HBM必须进入GPU封装 | GPU出货受封装限制 |
| 测试 | 高速Memory测试能力 | 最终良品率约束 | 封装完成但无法交付 |
| 需求 | AI GPU/ASIC出货、HBM配比 | 决定价格与库存周期 | 需求超预期 |
十七、产棱应该如何持续跟踪HBM
- 价格：HBM、DRAM现货/合约变化。
- 供给：三大厂HBM4量产、扩产、良率、产品组合。
- 需求：GPU/ASIC的HBM容量与带宽需求。
- 技术：12H→16H、速度、Base Die、Custom HBM。
- 封装：HBM与先进封装产能协同。
- 系统：单GPU HBM容量、GPU数量、整机柜Memory占比。
- 价格锚：HBM价值变化是否向服务器成本、云服务价格或资本开支传导。
十八、一个重要边界：HBM价格 ≠ HBM产业价值
- 价格上涨可能来自供给不足，也可能来自产品结构升级。
- 收入增长不等于利润增长，扩产期可能伴随折旧、设备和良率爬坡成本。
- HBM出货增长不等于所有材料环节同步增长。
- 12H升级到16H可能提升单位价值，也可能提高制造难度。
- Base Die向先进逻辑迁移会重新分配价值。
- 先进封装可能成为Memory价值兑现的第二个瓶颈。
| 产棱方法论 | 不要从“HBM涨价”直接跳到“产业链受益”。正确路径是：需求变化 → 产品规格 → HBM/GPU配比 → 有效供给 → 良率 → 产能 → 价格 → BOM → 利润 → 资产表现。 |
十九、最终拆解：一颗HBM4包含多少层产业价值
| 物理层 | 对应产业 | 决定什么 |
| DRAM Core Die | DRAM制造 | 容量、速度、基础成本 |
| TSV | 先进晶圆工艺/设备 | 垂直互连能力 |
| 薄化/切割 | 晶圆制造/设备 | Die厚度与良率 |
| 微凸点/键合 | 先进封装 | 堆叠可靠性 |
| 12H/16H Stack | HBM制造 | 容量与单位价值 |
| Base Die | Logic/Foundry | 接口、功耗、定制能力 |
| HBM测试 | 测试设备/服务 | 最终良率 |
| Interposer/CoWoS | 先进封装 | GPU-HBM连接 |
| Package Substrate | 封装基板 | 最终系统互连 |
| GPU | AI加速器 | 计算需求源头 |
因此，HBM产业链不是简单的“DRAM→HBM→GPU”直线，而是存储、逻辑、封装、测试和系统共同组成的网络。AI计算需求越强，这个网络中的价值耦合越深。
二十、产棱最终判断：AI下一场竞争，可能是“谁能把Memory做成算力”
第一，Rubin已经把HBM4提升到GPU架构的核心位置：288GB与22TB/s直接进入GPU系统设计。第二，HBM的技术难度正在向三维堆叠、Base Die、先进逻辑、功耗、热管理和先进封装扩散。第三，AI服务器价值结构正在改变，Memory成为增长更快的价值池。第四，真正需要长期跟踪的是有效供给、良率、堆叠层数、Base Die、先进封装、GPU配比和整机BOM之间的传导。
| 产棱一句话 | GPU是AI算力的发动机，HBM是把燃料高速送进发动机的供给系统。发动机越强，供给系统越重要。未来AI硬件价值量继续向Memory扩散，并不是偶然，而是计算架构演进的结果。 |
附录｜关键公开数据与来源
| 项目 | 公开数据 |
| Rubin GPU HBM4 | 最高288GB；最高22TB/s |
| Vera Rubin NVL72 | 72 GPU + 36 CPU；20.7TB HBM4；最高约1.58PB/s |
| Micron HBM4 12H | 36GB；>11Gb/s；>2.8TB/s |
| Micron HBM4 16H | 48GB样品 |
| Samsung HBM4 | 12H；24–36GB；最高13Gb/s；最高3.3TB/s |
| Samsung Base Die | 4nm级Logic Base Die |
| SK hynix HBM4 | 先进逻辑Base Die合作；与TSMC协同先进封装 |
研究边界：NVIDIA公开规格标注为Preliminary，数值可能变化；单堆栈带宽与GPU总HBM带宽不是同一口径；VR200 BOM为拆解估算，不等于NVIDIA销售价格；良率和瓶颈判断属于产业分析框架，应与企业公告、设备订单、产能和价格数据交叉验证。
公开资料：NVIDIA Vera Rubin NVL72；NVIDIA Technical Blog《Inside NVIDIA Rubin GPU Architecture》；Micron HBM4；Micron HBM4量产公告；Samsung HBM4产品资料；SK hynix HBM4/TSMC合作资料。